发新帖我要提问
返回列表
打印

代码风格问题

[复制链接]
1560|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
armsnow|  楼主 | 2011-2-28 15:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
代码, verilog, verilo, 函数, C++代码
为什么verilog的代码实现一个功能，都是写一个大的模块，不像写C++代码一样，可分为多个函数，这样比较好一点，代码比较容量读，是不是verilog这样写比较不好啊

使用特权

评论回复 赏

相关下载

相关帖子
沙发
viatuzi| | 2011-2-28 17:05 | 只看该作者
实际上verilog按功能分module来写，是一个好习惯。
我是很少看到你说的情况。

使用特权

评论回复 赏
板凳
sxhhhjicbb| | 2011-2-28 20:34 | 只看该作者
用verilog要像看待电路一样看待它.不能以C语言的调用关系来理解,你最多只能是看成是元件例化.

使用特权

评论回复 赏
地板
armsnow|  楼主 | 2011-3-2 09:03 | 只看该作者
谢谢，2、3 两楼回答，比如要实现一个数码管显示，其中用到定时器，移位、串行移位时钟产生、并行位移时钟、数据自加等几个小模块，如果把这几个小模块写到一个模块中，代码就将近100行左右，这看起来就比较麻烦了。把这几个小模块写成几个小模块，然后组合起来，实现数码管的显示。这样与写一个独立模块在电路上有没有区别呢？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

armsnow

0

主题

39

帖子

1

粉丝