发新帖我要提问
返回列表
打印

求ISE布线约束

[复制链接]
2464|15
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xiaomeng0537|  楼主 | 2011-3-1 17:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
se, 布线, 时钟, FPGA, PGA
各位好，我在用XILINX的FPGA和AD公司的一款DSP的接口时，有一个接口是LINKPORT，是一种LVDS的协议，一对差分时钟，附带4对差分数据，时钟和数据都是DDR的，唯一特别的是，时钟不是一直存在的，有时钟就是有数据。所以在FPGA这边做接收的时候，不能用到那个ODDR的。我现在时钟一直调补上去，只能到200M左右。如果时钟用全局的夜可能会有改善。但是我一个FPGA上要用好多这个接口，而且，FPGA上的全局时钟位置也决定着我不太可能都用全局时钟。我看了V2和V4的开发板上，他们的时钟没有完全用全局时钟，而是在接收的程序中做了一些布线的约束。是在程序里，把信号的路径用坐标的方式描述了，请问一下，谁有这方面的资料啊？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
年轻不再| | 2011-3-1 19:50 | 只看该作者
:$，没有。帮你把问题顶上去。求解。

使用特权

评论回复 赏
板凳
0中国芯0| | 2011-3-2 11:41 | 只看该作者
网上找找吧，爱莫能助了

使用特权

评论回复 赏
地板
atua| | 2011-3-3 08:43 | 只看该作者
可以考虑一下BUFIO，不知道能不能达到你的要求

使用特权

评论回复 赏
5楼
dan_xb| | 2011-3-3 10:09 | 只看该作者
本帖最后由 dan_xb 于 2011-3-3 10:11 编辑

。。。。。。貌似你一直没说你用的是哪个型号的FPGA。。。。。。汗
如果是V5的话，时钟进CC管脚，用ISERDES，工作在MEMORY模式
这个是预先设置好的解决方式了

使用特权

评论回复 赏
6楼
dan_xb| | 2011-3-3 10:20 | 只看该作者
忘了说，可以工作在500MHz，1Gbps每线

使用特权

评论回复 赏
7楼
xiaomeng0537|  楼主 | 2011-3-3 14:30 | 只看该作者
我用的V6的LX240T，我看他V2的开发板上的这种协议，好像也没有把始终放到CC引脚上。所以PCB的时候也忽略了这一点，而且由于用了好多组，考虑PCB布线问题，也没有全部用到CC上

使用特权

评论回复 赏
8楼
SuperX-man| | 2011-3-4 11:28 | 只看该作者
楼主是想知道如何把"信号的路径用坐标的方式描述" 这方面的资料么?

使用特权

评论回复 赏
9楼
ladygaga| | 2011-3-6 19:26 | 只看该作者
是不是有些没写全啊。

使用特权

评论回复 赏
10楼
明天我还来| | 2011-3-14 18:14 | 只看该作者
:o

使用特权

评论回复 赏
11楼
老大的幸福| | 2011-3-15 00:27 | 只看该作者
路过学习

使用特权

评论回复 赏
12楼
dan_xb| | 2011-3-17 10:04 | 只看该作者
500MHz，1Gbps每线
MRCC可以到相邻的3个BANK
SRCC可以到本BANK
这么高的速度，你不用区域时钟估计不行

使用特权

评论回复 赏
13楼
coco11| | 2011-6-22 22:33 | 只看该作者
受教了。

使用特权

评论回复 赏
14楼
小云001| | 2011-6-23 22:05 | 只看该作者
学习学习

使用特权

评论回复 赏
15楼
老大的幸福| | 2011-6-23 22:46 | 只看该作者
学习了

使用特权

评论回复 赏
16楼
lelee007| | 2011-6-24 10:29 | 只看该作者
MARK一个

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xiaomeng0537

0

主题

3

帖子

1

粉丝