打印

请教几个关于Q2编辑调试VHDL文件的问题

[复制链接]
1817|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
conganguo|  楼主 | 2011-3-6 10:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1.同一个程序,为什么在DIA工程下编译没有错误,在其他工程下编译就有错误了呢?
2.我把DIA工程下的几个VHDL文件再settings里面remove后又填加进来,原本可以编译成功的,但是之后就不能编译成功了。为什么呢?
3.几个VHDL文件可不可以放在一起综合仿真呢?他们之间怎样联系起来呢?
书里面介绍的东西太简略,一点都不详细,请大神解答。

相关帖子

沙发
conganguo|  楼主 | 2011-3-9 21:01 | 只看该作者
1.运行那个添加VHDL文件的选项就可以把外面任意地方的文件添加到本工程里面了。
2.有一个文件是错的。
第三个现在还没搞明白呢~自问自答~

使用特权

评论回复
板凳
conganguo|  楼主 | 2011-3-10 19:51 | 只看该作者
第一个问题回答错了,是顶层文件名没有选择该文件的名字,在setting里面general里面把top level entity改成该文件的名字即可。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

11

帖子

0

粉丝