FPGA分频的问题

发表于 2011-3-7 21:09

我是新人，最近学习FPGA,想使用FPGA设计一个定时器，定时时间为1s，精度为1us，假设晶振为25MHZ，那么是不是要1/25000分频，FPGA进行如此大的分频会有什么问题吗？或者有什么其它的方法进行定时？

发表于 2011-3-8 12:43

没有问题

发表于 2011-3-8 15:31

没有问题，完全可以的！！

发表于 2011-3-8 22:17

这个应该没问题吧

发表于 2011-3-9 09:43

不放心就做几个分频器级联

发表于 2011-3-11 14:41

1# saber210
有个疑问，精度是1us，为什么用1000hz的频率，我认为改用10的6次方的频率呀，表示不理解？

发表于 2011-3-12 23:44

6# wxfxwk1986

你这想法主要还是限制在2分频的思维上，其实在FPGA里面设置个计数器，每隔半秒翻转下，完全可以做到。
一般来说输出频率是输入频率的偶数倍，比方说2，6,14倍等都可以采用这个思路实现。

------------------------------------------------------------
48元超高性价比月销量超200件 SALEAE 24M 8CH 逻辑分析仪 http://item.taobao.com/item.htm?id=8430104015

发表于 2011-3-14 12:54

完全没有问题

发表于 2011-3-14 14:03

7# Arwei
没太懂你的意思，怎么分频这点我是清楚的呀，那依你看针对楼主的问题，他晶振是25MHZ，那么他分频后应该用什么样大小的频率呢？

发表于 2011-3-15 23:00

抛出去温漂的影响，你的分频器误差最多是一个clock。从精度来讲是没有问题的，从实现上讲也没有什么问题。做计数，再设置占空比。

发表于 2011-3-20 15:16

if(reg_clk_25000000 >= 'd25000000/'d2)
begin
reg_clk_1s <= !reg_clk_1s;
reg_clk_25000000 <= 'd0;
end
else
reg_clk_25000000 <= reg_clk_25000000 + 'b1;

FPGA分频的问题

相关帖子

浏览过的版块

七世轮回

精华达人奖章

湍急之河流

技术奇才奖章

希望之星奖章

欢快之小溪

常驻人口

社区建设奖章

以坛为家

技术导师奖章

甘甜之泉水

伴坛终老

缘定三生

突出贡献奖章

沉静之湖泊

技术领袖奖章