发新帖我要提问
返回列表
打印

FPGA分频的问题

[复制链接]
2674|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
saber210|  楼主 | 2011-3-7 21:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 定时, FPGA设计, 定时器, 晶振
我是新人，最近学习FPGA,想使用FPGA设计一个定时器，定时时间为1s，精度为1us，假设晶振为25MHZ，那么是不是要1/25000分频，FPGA进行如此大的分频会有什么问题吗？或者有什么其它的方法进行定时？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mr.king| | 2011-3-8 12:43 | 只看该作者
没有问题

使用特权

评论回复 赏
板凳
shihun009| | 2011-3-8 15:31 | 只看该作者
没有问题，完全可以的！！

使用特权

评论回复 赏
地板
艹_艹_艹_艹| | 2011-3-8 22:17 | 只看该作者
这个应该没问题吧

使用特权

评论回复 赏
5楼
ar_dong| | 2011-3-9 09:43 | 只看该作者
不放心就做几个分频器级联

使用特权

评论回复 赏
6楼
wxfxwk1986| | 2011-3-11 14:41 | 只看该作者
1# saber210
有个疑问，精度是1us，为什么用1000hz的频率，我认为改用10的6次方的频率呀，表示不理解？

使用特权

评论回复 赏
7楼
Arwei| | 2011-3-12 23:44 | 只看该作者
6# wxfxwk1986


你这想法主要还是限制在2分频的思维上，其实在FPGA里面设置个计数器，每隔半秒翻转下，完全可以做到。
一般来说 输出频率是输入频率的偶数倍，比方说2，6,14倍等 都可以采用这个思路实现。



------------------------------------------------------------
48元 超高性价比 月销量超200件 SALEAE 24M 8CH 逻辑分析仪  http://item.taobao.com/item.htm?id=8430104015

使用特权

评论回复 赏
8楼
bbsidking| | 2011-3-14 12:54 | 只看该作者
完全没有问题

使用特权

评论回复 赏
9楼
wxfxwk1986| | 2011-3-14 14:03 | 只看该作者
7# Arwei
没太懂你的意思，怎么分频这点我是清楚的呀，那依你看针对楼主的问题，他晶振是25MHZ，那么他分频后应该用什么样大小的频率呢？

使用特权

评论回复 赏
10楼
sinetech| | 2011-3-15 23:00 | 只看该作者
抛出去温漂的影响，你的分频器误差最多是一个clock。从精度来讲是没有问题的，从实现上讲也没有什么问题。做计数，再设置占空比。

使用特权

评论回复 赏
11楼
sxhhhjicbb| | 2011-3-20 15:16 | 只看该作者
if(reg_clk_25000000 >= 'd25000000/'d2)
begin
    reg_clk_1s <= !reg_clk_1s;
    reg_clk_25000000 <= 'd0;
end
else
    reg_clk_25000000 <= reg_clk_25000000 + 'b1;

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

saber210

0

主题

14

帖子

1

粉丝