打印

静放电干扰SPI总线

[复制链接]
5681|18
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
prettyboylxj|  楼主 | 2011-3-8 11:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
yewuyi| | 2011-3-8 11:59 | 只看该作者
只要硬件不死,SPI时序乱掉后可以软件重启动。

使用特权

评论回复
板凳
HWM| | 2011-3-8 12:04 | 只看该作者
原因都清楚了,自然先检查走线、屏蔽隔离和接地。

使用特权

评论回复
地板
ejack| | 2011-3-8 12:06 | 只看该作者
细心爱抚一下SPI主设备……

使用特权

评论回复
5
chunyang| | 2011-3-8 12:10 | 只看该作者
要注意SPI连线的PCB设计,必要时加ESD防护,如小电容,钳位二极管等。

使用特权

评论回复
6
prettyboylxj|  楼主 | 2011-3-8 13:15 | 只看该作者
2# yewuyi
现在问题就是SPI硬件死机了,恢复不过来了!不知大虾所说的软件重启动是什么意思?

使用特权

评论回复
7
yewuyi| | 2011-3-8 15:15 | 只看该作者
硬件死掉就需要硬件手段解决。

此时靠软件显然不行。

使用特权

评论回复
8
wuyusheng314| | 2011-3-8 15:31 | 只看该作者
:)

使用特权

评论回复
9
prettyboylxj|  楼主 | 2011-3-9 16:05 | 只看该作者
问题最后解决了,打静电时SPI模式改变了,最后是将SPI模式选择引脚配成输出模式,好!

使用特权

评论回复
10
yelp666| | 2011-3-10 11:14 | 只看该作者
9# prettyboylxj
很典型,这个输入你肯定做的不好,配成输出只是补救方法,根本还在线路走线

使用特权

评论回复
评分
参与人数 1威望 +1 收起 理由
prettyboylxj + 1
11
yelp666| | 2011-3-10 11:16 | 只看该作者
避免关键输入信号悬空,外部设置合时的上拉或下拉电阻

使用特权

评论回复
12
zilaifun| | 2011-3-22 14:01 | 只看该作者
加TVS

使用特权

评论回复
13
prettyboylxj|  楼主 | 2011-3-23 11:27 | 只看该作者
本帖最后由 prettyboylxj 于 2011-3-23 11:30 编辑

12# yelp666

这个试过,强上拉还是会受到干扰!没办法

使用特权

评论回复
14
robin.luo| | 2011-3-23 13:13 | 只看该作者
个人认为:
1、PCB设计SPI总线地回路要小,ESD冲击产生的等效电感就小,从而干扰降低。
2、光耦隔离。

使用特权

评论回复
15
blackground| | 2011-3-26 21:44 | 只看该作者
支持15楼,信号两边必要包地处理

使用特权

评论回复
16
utopiaworld| | 2011-3-26 22:03 | 只看该作者
不懂 飘过

使用特权

评论回复
17
yan2005| | 2011-3-26 22:35 | 只看该作者
我公司里面总是用飞线接spi,而且手也可以随便摸哪,一般不会死。

Clock没有的话,是master的问题。

最可能是程序死了,压根不在发数据。

使用特权

评论回复
18
dsyq| | 2017-3-12 19:44 | 只看该作者

使用特权

评论回复
19
shaliixi| | 2017-3-12 22:57 | 只看该作者
先把静电  搞定, 在对SPI整改。

你的静电是如何打的?  隔空15KV/或直接8KV对电源输入?  还是直接打PCB?外壳。。。。。

加磁环,磁珠,TVS到 大地,  PCB的地 要密集 加 高压电容到 大地。

PCB的地  加 密集高压电容到大地 能不能 对静电起作用?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

39

帖子

0

粉丝