testbench里提示找不到模块，这是为什么？

只看该作者 · 2011-3-8 12:47

以下是运行testbench时提示的信息：
ERROR:HDLCompiler:559 - "F:/labsolution/labsolutions/verilog/lab3/time_const/loopback.v" Line 61: Could not find module/primitive <program1>.
ERROR:Simulator:778 - Static elaboration of top level Verilog design unit(s) in library work failed
Error: fuse executable failed

该模块在树形结构里已经添加到顶层模块下，也已经综合通过，请问为什么行为仿真会出现找不到模块的错误？（本来以为是重名了，便把模块名改为program1，而不是原来的program，问题依然存在）

只看该作者 · 2011-3-8 14:11

你把新加入了模块以后,用的是原来的Testbench还是重新生成的哈.
原来的testbench不会自动添加你综合后新加入的模块.需要你重新弄一个testbench.

如果你用的不是Isim做仿真的话,有些库需要编译的才能仿真的.点中旁边Hierarchy窗口里的芯片,展开下面窗口的Design Utilities.跑一下Compile HDL simulation libraries.

只看该作者 · 2011-3-8 16:27

搞定了，重新建了个工程，把所有文件再添加到工程里就行了，ISE的BUG，呵呵。多谢各位。

只看该作者 · 2011-3-8 17:42

之前的错误,看来就是老的testbench中没有包含你新加入的模块.
重新加入一个新的testbench就可以解决了.

只看该作者 · 2011-3-8 21:05

后来发现这不是ISE的BUG，点到Library选项卡，将里面verilog库里的文件全部move to library,然后选择work,这时候再仿真就行了。

只看该作者 · 2011-3-14 18:13

学习了。

只看该作者 · 2011-3-19 23:02

学习了:)

testbench里提示找不到模块，这是为什么？

相关下载

相关帖子

精华达人奖章

湍急之河流

缘定三生

技术奇才奖章