发新帖我要提问
返回列表
打印

issue list -- 5

[复制链接]
1666|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hjjnet|  楼主 | 2011-3-14 18:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ST, LVPECL, 时钟
GTP 时钟可否LVPECL 直接进去

使用特权

评论回复 赏

相关下载

相关帖子
沙发
hjjnet|  楼主 | 2011-3-14 18:23 | 只看该作者
用一个时钟分配芯片提供给FPGA时钟的，是一个LVPECL输出的，经过一个电平转换电路以后可以接lvds接收器。是不是这一对时钟差分信号直接接到带有GCLK标识的一对差分管脚即可？如下：（B10管脚和A10管脚）

使用特权

评论回复 赏
板凳
hjjnet|  楼主 | 2011-3-14 18:24 | 只看该作者
partan-6支持LVPECL电平标准，可以直接接到Gclk上，当然你转成LVDS接进去也行
参见UG386，P170

使用特权

评论回复 赏
地板
老大的幸福| | 2011-3-15 00:26 | 只看该作者
自问自答？

使用特权

评论回复 赏
5楼
hjjnet|  楼主 | 2011-3-15 13:30 | 只看该作者
是的啊，这是我手头上的一些问题和解决方案，希望对大家有启发作用。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hjjnet
个人签名：Devere Hu E-mail: deverehu@comtech.com.cn Tel: 027-87568667 Mobile  ：13545000634 Comtech (Wuhan), Xilinx FAE

170

主题

734

帖子

2

粉丝