HSTL高速I/O
高速收发器逻辑简称HSTL标准,是由IBM发起的一种通用的高速1.5V总线标准。1995年,JEDEC(Joint Electron Device EngineeringCouncil,属于电子工业协会EIA)正式将HSTL制定为一种电路逻辑标准,编号EIA/JESD8—6。HSTL最主要的应用是用于高速随机静态存储器总线接口读写,接口速率随工艺的提高得到逐步提升。HSTL是一种技术独立的数字集成电路接口标准,为实现电压扩展和技术独立I/O结构而开发,在HSTL标准中,HSTL逻辑电路输出缓冲器分为4种电路模式,分别是HSTL Class I—IV。其中,HSTL Class I/II属于对称的驱动器,而HSTL Class III/IV属于非对称的驱动器。;
。。 |