发新帖我要提问
返回列表
打印
[Actel FPGA]

约束文件UCF的设置

[复制链接]
1685|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
amini|  楼主 | 2011-3-20 21:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
UCF, SLE, SLOW
在写约束文件时，DRIVE设置成几和SLEW什么时候要设成SLOW，这些有什么讲究？最好给出具体情形。谢谢！

使用特权

评论回复 赏

相关下载

沙发
即时生效| | 2011-3-20 21:59 | 只看该作者
何为约束文件

使用特权

评论回复 赏
板凳
FVJFIFE| | 2011-3-21 17:13 | 只看该作者
我也没听说过，还请楼主给讲解下

使用特权

评论回复 赏
地板
-自己人| | 2011-3-24 20:28 | 只看该作者
slew 是压摆 ，如果slew=fast 会出现过冲，此时DRIVE如果很大（12mA）会导致输出功率的失真很厉害，有可能会不满足外接的器件的要求。

使用特权

评论回复 赏
5楼
米其林r| | 2011-3-24 20:28 | 只看该作者
好难，不懂

使用特权

评论回复 赏
6楼
linas| | 2011-3-27 09:20 | 只看该作者
:$，等待高手出现。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

amini

0

主题

643

帖子

2

粉丝