发新帖我要提问
返回列表
打印
[FPGA]

Xilinx中如何把一个输入1-4MHZ的信号，倍频4倍呢？

[复制链接]
2417|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhaokanghui|  楼主 | 2017-9-22 16:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, 信号, 倍频, hz, clocking
hi，大家好，请教一下，如何把一个1-4MHZ的信号倍频4倍呢？
用PLL么？但是我看到Clocking Wizard里面必须要选择输出频率的大小呀？？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ar_dong| | 2017-9-23 17:28 | 只看该作者
fpga是这样的要选择输入频率和输出频率
一般时候找不到别的配置方法
但是可以锁相环动态重配啊
1-4M你分成100份，生成100个配置，动态重配
要不买个锁相环芯片解决了

使用特权

评论回复 赏
板凳
zhangmangui| | 2017-10-9 23:27 | 只看该作者
这个最简单的就是锁相环了

使用特权

评论回复 赏
地板
finastic| | 2017-10-22 22:03 | 只看该作者
举例说明：用100MHz的时钟去采样输入的1-4MHZ的信号，得到采样点数N；例化一个NCO，NCO的工作时钟为100MHz，将采样点数N的4倍用作NCO的相位累加，这样NCO的输出就是输入信号的4倍了。

使用特权

评论回复 赏
5楼
zhaokanghui|  楼主 | 2017-11-1 23:16 | 只看该作者
非常感谢楼上各位的回复，最后问题解决了，通过高频采样取弄的。还是非常感谢楼上各位的回复！~~~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhaokanghui

28

主题

82

帖子

2

粉丝