21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Xilinx中如何把一个输入1-4MHZ的信号，倍频4倍呢？ ...
返回列表 发新帖我要提问

[FPGA] Xilinx中如何把一个输入1-4MHZ的信号，倍频4倍呢？

[复制链接]
2727|4
 楼主| zhaokanghui 发表于 2017-9-22 16:57 | 显示全部楼层 |阅读模式
XILINX, 信号, 倍频, hz, clocking
hi，大家好，请教一下，如何把一个1-4MHZ的信号倍频4倍呢？
用PLL么？但是我看到Clocking Wizard里面必须要选择输出频率的大小呀？？
回复

收藏 举报

相关帖子
ar_dong 发表于 2017-9-23 17:28 | 显示全部楼层
fpga是这样的要选择输入频率和输出频率
一般时候找不到别的配置方法
但是可以锁相环动态重配啊
1-4M你分成100份，生成100个配置，动态重配
要不买个锁相环芯片解决了
回复

收藏 举报

zhangmangui 发表于 2017-10-9 23:27 | 显示全部楼层
这个最简单的就是锁相环了
回复

收藏 举报

finastic 发表于 2017-10-22 22:03 | 显示全部楼层
举例说明：用100MHz的时钟去采样输入的1-4MHZ的信号，得到采样点数N；例化一个NCO，NCO的工作时钟为100MHz，将采样点数N的4倍用作NCO的相位累加，这样NCO的输出就是输入信号的4倍了。
回复

收藏 举报

 楼主| zhaokanghui 发表于 2017-11-1 23:16 | 显示全部楼层
非常感谢楼上各位的回复，最后问题解决了，通过高频采样取弄的。还是非常感谢楼上各位的回复！~~~
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhaokanghui

28

主题

82

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部