打印

高手给说说QUARTUS、VERILOG、VHDL和SYNPLIFY的关系

[复制链接]
2784|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小研究|  楼主 | 2007-6-21 23:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
来自 2楼
xukaiguo| | 2007-6-22 10:29 | 只看该作者

答案如下:

QUARTUS是ALTERA公司的可编程器件开发平台,仅适用于其自己的EPLD/FPGA芯片,支持VERILOG、VHDL、AHDL、图形输入,是综合/仿真一体化的开发包。
VERILOG和VHDL是两种硬件描述语言,是ASIC和复杂的FPGA/CPLD设计的必备工具,如果有C语言的基础,学习VERILOG会更容易些,相对来说 VHDL更抽象。
SYNPLIFY属于第三方的综合仿真软件,与QUARTUS功能类似,但不针对特定厂家的产品,一般用于ASIC设计,如果用于FPGA/CPLD的话,后端仿真还得用相应厂家自己的平台。
CPLD是复杂可编程器件(ALTERA叫EPLD),FPGA是现场可编程逻辑阵列。其实从应用看,FPGA的规模远远大于CPLD/EPLD,EPLD/CPLD可掉电保存,但多数FPGA是SRAM结构,掉电后内容就没了,不容易保密,现在也有部分FLASH结构的FPGA,掉电后内容不丢。

很短时间是学不成什么东西的,买点书慢慢看吧

使用特权

评论回复
板凳
fishingok| | 2007-6-21 23:59 | 只看该作者

我也想告诉你

可我不懂这些东西.你不如先教我吧.我帮你查资料...............

使用特权

评论回复
地板
小研究|  楼主 | 2007-6-22 23:20 | 只看该作者

谢谢,不过据说CPLD并不难学

希望能在1个星期内可以编点简单的程序吧,暂时不需要精通。我觉得现在全面些更重要,就好象我搞ADSP-21XX近3年,换了东家才发现自己太专了。。。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

153

主题

869

帖子

8

粉丝