发新帖我要提问
返回列表
打印

FPGA设计管脚分配要注意哪些点问题啊？

[复制链接]
1591|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
爱在2012|  楼主 | 2011-3-27 19:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA设计, 管脚分配
如题，谢谢各位了。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
dan_xb| | 2011-3-28 10:08 | 只看该作者
呃，你说的也太宽泛了吧
你要注意第一个是时钟管脚的问题，如果你要接入全局时钟或者局域时钟，那么就那么几个脚。
其次是差分对的问题，注意有些器件的一些BANK是不能输出差分的。
再有是BANK电压的问题，你要注意有没有冲突。
再有什么关于内部EMAC、MCB什么硬核管脚分配的，就自己去看了

使用特权

评论回复 赏
板凳
ty新气象| | 2011-3-28 22:52 | 只看该作者
确实是，注意的问题很多啊。

使用特权

评论回复 赏
地板
明空| | 2011-3-29 18:01 | 只看该作者
先让工具检查一下。。。偷懒的做法

使用特权

评论回复 赏
5楼
linas| | 2011-3-29 21:09 | 只看该作者
:)

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

爱在2012

0

主题

411

帖子

1

粉丝