发新帖我要提问
返回列表
打印

新手请教VHDL的信号与变量区别的详解

[复制链接]
2065|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jd吕凯|  楼主 | 2011-3-28 23:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, VHDL, 信号, hd, EDA
这学期开了EDA课，讲到信号和变量时，虽然教材通过大量例程来解释这两种数据对象的区别，觉得还是不能够深入理解。希望高手前辈再讲讲，能更生动直观点就好了。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zilaifun| | 2011-3-29 10:23 | 只看该作者
最主要的区别是：信号不可以突变，也就是有延时。而变量可以立刻获得赋值。
再有就是作用区域不同：变量是局部的，仅能作用于过程、进程或函数中。

使用特权

评论回复 赏
板凳
bairan168| | 2011-3-30 15:26 | 只看该作者
路过的，今天就是来复习VHDL

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jd吕凯

0

主题

169

帖子

1

粉丝