发新帖我要提问
返回列表
打印
[FPGA]

DDR2 IP核输入时钟

[复制链接]
728|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
哥哥有条龙|  楼主 | 2017-10-8 13:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, ip核, 时钟, hz, TE
本帖最后由 哥哥有条龙 于 2017-10-8 14:25 编辑

生成DDR2 IP核，设置的输入是50Mhz，输出是166.667Mhz，half-rate模式。但是在使用时，只有输入小于25Mhz的时钟才有数，输入50Mhz不行。这是为什么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
feihufuture| | 2017-10-9 13:45 | 只看该作者
输入50M可以，需要修改参数

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

哥哥有条龙

1

主题

1

帖子

0

粉丝