发新帖我要提问
返回列表
打印

CCLK是怎样产生的?

[复制链接]
3092|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
快乐出发|  楼主 | 2011-3-29 22:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, Master, PGA, TE, ST
在FPGA初始配置的MASTER模式下，要用到cclk.它是怎么产生的呢？不明白。求教。谢谢。　

使用特权

评论回复 赏

相关下载

相关帖子
沙发
atua| | 2011-3-30 08:59 | 只看该作者
记得好像是内部配置管理电路使用了内置的一个晶振，大概是几兆，具体的情况还是查下数据手册吧

使用特权

评论回复 赏
板凳
diny| | 2011-3-30 09:38 | 只看该作者
我也不知道呢。

使用特权

评论回复 赏
地板
dan_xb| | 2011-3-30 09:45 | 只看该作者
内部的延迟线环状振荡器，没有什么晶体的。
所以很不准

使用特权

评论回复 赏
5楼
arbiter_ic| | 2011-3-31 22:34 | 只看该作者
我通常都是用slave模式的，用cpu产生cclk

使用特权

评论回复 赏
6楼
小云001| | 2011-4-8 22:53 | 只看该作者
不是很清楚呢

使用特权

评论回复 赏
7楼
老大的幸福| | 2011-4-9 00:03 | 只看该作者
:)

使用特权

评论回复 赏
8楼
奔腾2.0| | 2011-4-9 20:42 | 只看该作者
进来学习

使用特权

评论回复 赏
9楼
爱在2012| | 2011-4-18 21:20 | 只看该作者
由internally-generated CCLk oscillator产生吧？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快乐出发

0

主题

379

帖子

2

粉丝