21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于ZYNQ的时钟问题
返回列表 发新帖我要提问

[FPGA] 关于ZYNQ的时钟问题

[复制链接]
4122|1
 楼主| Wagna_Wei 发表于 2017-10-10 23:43 | 显示全部楼层 |阅读模式
时钟, zynq, ps
本人一直搞不太清楚ZYNQ上PS输出的FCLK_CLK0~FCLK_CLK1的作用是什么，这和PL的时钟有什么样的关系？
向各位求教。
回复

收藏 举报

相关帖子
xxyyzz0 发表于 2017-10-14 18:31 | 显示全部楼层
和PL 没关系。PL就是一个FPGA，时钟需要接到MRCC或SRCC
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Wagna_Wei

1

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部