发新帖我要提问
返回列表
打印
[FPGA]

关于ZYNQ的时钟问题

[复制链接]
3689|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Wagna_Wei|  楼主 | 2017-10-10 23:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, zynq, ps
本人一直搞不太清楚ZYNQ上PS输出的FCLK_CLK0~FCLK_CLK1的作用是什么，这和PL的时钟有什么样的关系？
向各位求教。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xxyyzz0| | 2017-10-14 18:31 | 只看该作者
和PL 没关系。PL就是一个FPGA，时钟需要接到MRCC或SRCC

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Wagna_Wei

1

主题

2

帖子

0

粉丝