4
33
104
中级技术员
无标题.jpg (51.19 KB )
下载附件
2017-10-13 22:48 上传
使用特权
5
31
93
初级技术员
过桥豆腐 发表于 2017-10-12 16:05 那么亲,你怎么保证输出的高低电平呢?再者5V对输入的影响?
无标题.png (47.53 KB )
2017-10-12 16:14 上传
168
5770
1万
资深工程师
0
42
136
48
2442
7399
版主
xmar 发表于 2017-10-12 17:11 如果STM32的I/O出脚是开漏输出,用一个上拉电阻把NMOS管的漏极D接5V电源没问题。开漏输出很方便电平转换的 ...
gujiamao12345 发表于 2017-10-12 17:59 你只有一个电阻那5v和3.3v的压降不就在电阻上,并不能转电平
plplpo 发表于 2017-10-12 16:19 就像这样,内部NMOSgate为高电平OUT输出低电平,gate为低时5V通过上拉电阻输出高电平 对输入的影响的话这 ...
过桥豆腐 发表于 2017-10-12 19:52 1、按你说的图为内部结构out处为输出引脚,你想在out处再加一个上拉到5v的电阻实现g脚为低时5v的输出。 ...
无标题.png (44.61 KB )
2017-10-12 20:02 上传
plplpo 发表于 2017-10-12 20:02 哦哦,是我的图没画明白,你看看这个图呢
daijun20803 发表于 2017-10-12 17:50 有这么复杂?
无标题.png (109.16 KB )
2017-10-12 20:46 上传
STM32jGPIO结构图
131
3790
6
2111
6841
高级工程师
plplpo 发表于 2017-10-12 20:47 您看这个就是STM32的GPIO结构图
11
43
plplpo 发表于 2017-10-12 18:21 没看懂啊老铁,啥意思
74
457
1214
助理工程师
发表回复 本版积分规则 回帖后跳转到最后一页
等级类勋章
发帖类勋章
时间类勋章
人才类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号