发新帖我要提问
返回列表
打印

如何通过改善Verilog程序以减少CPLD的宏单元用量

[复制链接]
3934|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ino1988|  楼主 | 2011-3-31 16:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, PLD, verilog, verilog程序, verilo
我是新手，在开发时，为了节约成本，老板希望减少CPLD内部宏单元的用量，已尽可能的采用低成本的CPLD。

       希望通过改善Verilog程序以减少CPLD的宏单元用量！！

       希望各位高手能给我一个解答！！

        献上所有的家底！！跪求高手解惑！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lianshumou| | 2011-3-31 20:58 | 只看该作者
1# ino1988

选多的CPLD 通常由需要完成的功能决定,  而不是说程序能有多大改变

使用特权

评论回复 赏
板凳
ino1988|  楼主 | 2011-4-1 14:40 | 只看该作者
感谢楼上的回答，虽然没有预想的回复。还是非常感谢关注！！

使用特权

评论回复 赏
地板
dpf_eei| | 2011-4-2 09:43 | 只看该作者
调整逻辑控制方式，尽量少用寄存器，如果差得太多就没什么办法了，差一点优化一下程序是可以的。

使用特权

评论回复 赏
5楼
pkgcd| | 2011-4-15 10:28 | 只看该作者
少用触发器，多用组合逻辑实现

quartus或者ISE在综合时都要选项，可以选择面积优先。

使用特权

评论回复 赏
6楼
icycoffee| | 2011-4-30 14:00 | 只看该作者
同样遇到这个问题啊

使用特权

评论回复 赏
7楼
holle| | 2011-5-2 10:21 | 只看该作者
尽量少用触发器，CPLD更适合组合逻辑

使用特权

评论回复 赏
8楼
galton1982| | 2011-5-3 17:09 | 只看该作者
如果结合了MCU   可以把一些流程类的弄到MCU里去做  cpld只做组合逻辑之类的东西 MCU便宜。。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ino1988

0

主题

6

帖子

1

粉丝