小弟菜鸟，做了两回28335的电路板都没有解决该问题，故请各位帮忙分析分析问题。
第一个版本28335的XA和XD总线上没有挂74LVTH16245接口芯片，在并口上挂了AD、网口芯片等；第二个版本在XA、XD上挂了74LVTH16245芯片，经该芯片将管脚引出。
问题：通过定义外部地址，并给该地址赋值，当赋值为0时，并口上的波形不能持续为低，即出现了低但很快又被缓慢的拉高。持续低的时间正好为cs的低电平时间。同样的程序刷入手头的其它开发板（SEED、盛达）均无该现象发生，但它们的波形在cs低电平结束时均有所上抬，幅度约0.3v。板子的其余功能均好用，单独作为io口等均可用。
该问题有点头大，第二版本参考了ti的原版，但该问题依旧存在。按照SPRU949D文档上36页的并口波形，数据管脚在cs信号结束后即失效。而其它开发板上都能够将该数据锁存下来，请各位分析分析问题可能在哪里？你们有没有遇到该问题呢？谢谢！ |
|
楼主
