发新帖我要提问
返回列表
打印

帮我设计一个FIR,我出钱

[复制链接]
1810|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zgh51688|  楼主 | 2011-4-2 14:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIR, hz, verilo, veriloghdl语言, hdl语言
现需要20hz--4000hz 带通滤波器，2048个点。Verilog HDL 语言编写。
请帮忙。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
linzhiqi1| | 2011-4-12 17:29 | 只看该作者
这个我能做，你给的参数不全，要线性相位的吗，在、衰减多少（-xxdb）带内波动小于多少。。。

使用特权

评论回复 赏
板凳
evilfool| | 2011-4-18 15:16 | 只看该作者
这个用matlab的fdatool几分钟能搞定，软件直接生产HDL代码。

使用特权

评论回复 赏
地板
AutoESL| | 2011-4-22 14:42 | 只看该作者
这个的确很容易，只要是现成的C model，用我们的工具几分钟搞定，sc/verilog/vhdl的都有

使用特权

评论回复 赏
5楼
BourneJason| | 2011-4-26 21:26 | 只看该作者
4# AutoESL 高层次综合自动化程度还是蛮不错的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zgh51688

23

主题

73

帖子

0

粉丝