求助C6747的JTAG的TRST一直为低的原因

[复制链接]
10687|4
 楼主| jancey 发表于 2011-4-6 18:10 | 显示全部楼层 |阅读模式
最近正在调一块C6747的板子,现在上电复位期间,CVdd比DVdd先上电,上电期间RESET为低,然后为高,所以,RESET、CVdd、DVdd的上电时序是正常的,但是JTAG的TRST一直为低,用示波器量到TRST在DVdd上电的ramp(爬坡)期间有个1.8V的脉冲,但是在其他某些IO上也量到同样脉冲,然后TRST一直为低,用合众达的560仿真器连接一直死,可能因为TRST得原因,TRST对DSP来说是输入,低电平复位,但是不知为什么一直为低,请高手指点是什么原因?

另外,RESETOUT输出也一直为低。我们使用的电源芯片是TPS65023,DSP的复位是由TPS65023产生的100ms的复位。
黑发尤物 发表于 2011-6-8 22:47 | 显示全部楼层
是仿真器的问题吧
易达口香糖 发表于 2011-6-9 11:36 | 显示全部楼层
低了会怎么样呢?
Ti_DSP 发表于 2011-6-10 14:46 | 显示全部楼层
TRST 要求用下拉电阻接地, 连上仿真器后,由仿真器把TRST拉高。请检查下拉电阻的阻值。如果连上仿真器后,任然低电平,请把仿真器连到EVM板上,再试一下。
 楼主| jancey 发表于 2011-6-15 13:53 | 显示全部楼层
好滴,再试一下,谢谢版主:)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

19

主题

200

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部