maychang老师再帮我看看呗

[复制链接]
6268|46
 楼主| guwu 发表于 2011-4-14 20:17 | 显示全部楼层 |阅读模式
本帖最后由 guwu 于 2011-4-28 17:28 编辑


目的给电容充电,发现Uds增大过程中,MOSFET的开启电压会变大,当Uds为200VDC时,MOSFET的开启电压就高达50V,请问这是啥原因,如何解决呢?
VCC从5V到20V调节过,没有根本解决问题

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
chunyang 发表于 2011-4-14 21:42 | 显示全部楼层
看不到图,用批量上传的方法贴图。
 楼主| guwu 发表于 2011-4-18 08:52 | 显示全部楼层
各位前辈,给分析分析,谢谢
joyme 发表于 2011-4-18 09:21 | 显示全部楼层
你的电路图不全,这种电路框框在现实中是不能用的
1、MOS管用错了
2、Uds越高,导通时间需要的越短,电容充满了,不是MOS不导通,是驱动被关断了吧
 楼主| guwu 发表于 2011-4-18 14:03 | 显示全部楼层
电容容量为12uf,耐压2000VDC,并没有被充满;MOS怎么用错了呢?为啥Uds越高导通需要的时间越短呢?
joyme 发表于 2011-4-18 14:35 | 显示全部楼层
也许我说错了,我以为你的输出是稳定的电压,那么Uds越高需要导通的时间就越短。按你说的是个开环系统,那么输出电压是随Uds变化的就不能这么说了。

你的电容充电没有限流电阻,也没有看到负载,那么充电时间常数很小所以导通很短时间电容就应该被充满才对,你怎么判断电容没有充满的呢?
maychang 发表于 2011-4-18 14:38 | 显示全部楼层
楼主:
你的Vcc电压是多少?有50V?你怎么知道MOS管在Uds为200V时MOS管开启电压要50V?
FPGA说什么也不能输出50V电压吧?
 楼主| guwu 发表于 2011-4-18 17:07 | 显示全部楼层
没表达清楚,所说开启电压50V是我用示波器测出来的,在Uds200v时,MOSFET的D和S之间电压,为50V。VCC在5V到20V之间调过,对这个问题没有什么效果。
FPGA表示由FPGA给出的控制信号,4V左右
 楼主| guwu 发表于 2011-4-18 17:11 | 显示全部楼层
6楼,变压器为1:4,理想情况充到设计值,Uds和电容电压大约也是1:4,没充满是示波器得到的
maychang 发表于 2011-4-18 17:16 | 显示全部楼层
“在Uds200v时,MOSFET的D和S之间电压,为50V”
那不是开启电压,是MOS管的管压降。
说明你的MOS管未工作到线性电阻区(对应双极型的饱和区),驱动电压幅度太小。
Vcc你调得再高也没有用,Q3门极电压不可能超过FPGA输出电压,因你用的两支互补三极管是发射极输出,电压增益小于1。事实上,MOS管门极电压最高只能到FPGA输出峰值再减去一个PN结压降,FPGA输出可达4V的话,MOS管门极最大只能到3.3V左右,确实太小。
joyme 发表于 2011-4-18 17:26 | 显示全部楼层
LS正解,其实一个三极管就可以驱动了(主要就是做个电压转换),不需要用互补形式驱动
gaohq 发表于 2011-4-18 21:27 | 显示全部楼层
把Q1和Q2对调,控制逻辑反一下。
joyme 发表于 2011-4-21 16:07 | 显示全部楼层
Q1、Q2对调不行哦,Vcc需要MOS的驱动电压,一般需要8V以上,FPGA输出高电平只有3.3V或5V的话,上管将一直是导通的,那么FPGA输出高时Q1、Q2将同时导通,没有限流会烧管子的
 楼主| guwu 发表于 2011-4-22 14:28 | 显示全部楼层
maychang,VCC与3.3V的差值电压,落在Q1的集电极和基极之间了?
maychang 发表于 2011-4-22 14:45 | 显示全部楼层
14楼:
是的。
 楼主| guwu 发表于 2011-4-22 15:05 | 显示全部楼层
那就这个问题有解决的途径么?
 楼主| guwu 发表于 2011-4-22 15:09 | 显示全部楼层
本帖最后由 guwu 于 2011-4-22 15:15 编辑


探索了一下这个电路,两个三极管均为9013,MOS为8N60,U不到200VDC时,MOS的D和s就击穿了,从示波器上看,也没有什么异常,求解

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
maychang 发表于 2011-4-22 15:12 | 显示全部楼层
16楼:
当然有。不过,比这个电路复杂。
只需要用有电压增益的放大电路即可(首帖的图是发射极输出,电压增益约等于1)。但要保持相位不变,就要增加元件数量。
楼主最好说清楚FPGA输出脉冲的频率、占空比以及对脉冲上升下降沿的要求,这有助于选择电路。
maychang 发表于 2011-4-22 15:23 | 显示全部楼层
17楼:
该电路可用,但不是很好的设计。
R2为100欧,那么其上电流在Q2导通时达120mA,未免太大了,而且Q2导通时R2功耗达1.44W。
MOS管损坏,不是驱动电路的错。
 楼主| guwu 发表于 2011-4-22 15:23 | 显示全部楼层
本帖最后由 guwu 于 2011-4-22 15:27 编辑

FPGA输出频率为1K,占空比为3/1000,这样的电路是不是还应该有较大的电流驱动能力,以便快速给MOS输入电容充电?
还有个疑问,MOS输入电容充电完成后,还会有电流通过17楼图中的R2么?因为R2用47欧的电阻时,很快烧毁。按照我FPGA的输出信号频率和占空比计算,1/4瓦的电阻不会烧毁。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

81

主题

308

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部