[modelsim] V6上的DSP最高频率和乘法的位宽有关吗

[复制链接]
3433|17
 楼主| AutoESL 发表于 2011-4-20 09:18 | 显示全部楼层 |阅读模式
我看User Guide里面写着DSP48E最高可以达到600MHz
什么情况下可以达到这么高的频率呢?
这个和乘法的位宽有关吗?比如25位*18位
和V6的具体型号和speedgrade有关吗?
 楼主| AutoESL 发表于 2011-4-20 17:49 | 显示全部楼层
悲剧啊,被我自己淹死了:lol
ladygaga 发表于 2011-4-20 19:55 | 显示全部楼层
 楼主| AutoESL 发表于 2011-4-21 09:27 | 显示全部楼层
晕,每人了解这个吗?
foreverly 发表于 2011-4-21 21:13 | 显示全部楼层
真不太清楚。
小云001 发表于 2011-4-21 21:44 | 显示全部楼层
 楼主| AutoESL 发表于 2011-4-22 08:33 | 显示全部楼层
简单的作了几个实验试了一下,发现没有直接关系.
25位乘以18位和18*18得出几乎相同的频率.
可能是因为相应的硬件资源都已经做固定了,多用少用都一样,多用并不浪费,少用也不节省,不用白不用吧
rendebo 发表于 2011-4-22 09:20 | 显示全部楼层
 楼主| AutoESL 发表于 2011-4-22 15:45 | 显示全部楼层
 楼主| AutoESL 发表于 2011-4-23 11:53 | 显示全部楼层
hjjnet 发表于 2011-4-23 13:20 | 显示全部楼层
这个说的应该是单个的DSP48E1这个硬DSP可以跑到600MHz,也就是说DSP48E1的延时为1/600M秒
在用core generator产生不同位数的乘法器时,可能会需要多个DSP48E1单元进行拼接,这个时候您的乘法器肯定跑不到600MHz了。
到底需要多少个DSP48E1进行拼接,可以从core generator的界面看到
具体怎么拼接的,请使用FPGA editor进行观察
 楼主| AutoESL 发表于 2011-4-23 15:06 | 显示全部楼层
11# hjjnet
那如果都在25位乘以18位以内呢?也就是说单个DSP48E1就可以搞定的乘法。
例如:25位*18位 和 10位*10位,都能跑到600MHz吗?
午后苦丁茶 发表于 2011-4-24 18:51 | 显示全部楼层
 楼主| AutoESL 发表于 2011-4-25 22:04 | 显示全部楼层
SuperX-man 发表于 2011-4-26 13:19 | 显示全部楼层
User guide中最高到600Mhz.是单核运行的最理想状态.
实际应用中会受到其他因素制约的...再说任何器件如果需要运行在极限状态是很不理想的.
 楼主| AutoESL 发表于 2011-4-26 15:21 | 显示全部楼层
那假设其他的因素都相同,这种情况下 25位*18位 和 10位*10位这两个乘法可达到的频率应该是差不多吧?
BourneJason 发表于 2011-4-26 21:29 | 显示全部楼层
7# AutoESL 这个很正常,因为每个DSP48都是个硬核,25X18是做死了的
 楼主| AutoESL 发表于 2011-4-26 21:47 | 显示全部楼层
嗯,我也是这么想的。 17# BourneJason
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部