打印

systemverilog 中的类无法用在inital/always里面

[复制链接]
2945|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shaggy|  楼主 | 2011-4-22 09:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
testbench 里面用到initial,并且 vector incldue在里面。
因为class不能用在initial里面,所以我在vector里面也无法使用类了。
这个如何解决?
刚学sytemverilog。

相关帖子

沙发
sxhhhjicbb| | 2011-5-1 22:54 | 只看该作者
systemverilog 还没开始用。不晓得别的公司用得多不/?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝