Xilinx时序约束培训教材

登录 · 发表于 2011-4-22 15:02

时序约束主要包括周期约束(FFS到FFS，即触发器到触发器)和偏移约束(IPAD到FFS、FFS到OPAD)以及静态路径约束(STA, IPAD到OPAD)等3种。通过附加约束条件可以使综合布线工具调整映射和布局布线过程，使设计达到时序要求。例如用OFFSET_IN_BEFORE约束可以告诉综合布线工具输入信号在时钟之前什么时候准备好，综合布线工具就可以根据这个约束调整与IPAD相连的Logic Circuitry的综合实现过程，使结果满足FFS的建立时间要求。
　　附加时序约束的一般策略是先附加全局约束，然后对快速和慢速例外路径附加专门约束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组，对分组附加周期约束，然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。附加专门约束时，首先约束分组之间的路径，然后约束快、慢速例外路径和多周期路径，以及其他特殊路径

发表于 2011-4-22 15:29

谢谢分享，这个东西好

发表于 2011-4-22 15:54

看看这个和前面有的有什么区别没。

发表于 2011-5-19 15:14

学习一下时序优化

发表于 2011-5-21 23:33

值得学习

发表于 2011-5-22 00:19

学习学习！

发表于 2011-8-25 11:03

bucuo

发表于 2011-8-25 11:28

发表于 2011-8-27 14:29

时序约束很好的参考文献

发表于 2011-8-28 07:08

看看先

发表于 2011-8-31 22:59

:victory:

发表于 2011-9-1 06:50

时序约束非常有参考价值

发表于 2011-9-1 06:50

继续顶起

发表于 2011-9-15 15:50

急需要，谢谢分享

发表于 2011-9-15 17:09

东西不在久，有用就行。

发表于 2011-9-16 07:09

很实用适合初学者

发表于 2011-9-16 07:09

继续顶起咯

发表于 2011-9-17 13:38

谢谢哦

发表于 2011-9-18 22:20

:handshake

发表于 2011-9-30 07:07

时序约束赞一个

Xilinx时序约束培训教材

本帖子中包含更多资源

相关帖子

浏览过的版块

无冕之王奖章

沉静之湖泊

七世轮回

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章