中文daytasheet-DDRII SIO

1万 · 2011-4-26 16:53

本帖最后由 Go_PSoC 于 2011-5-5 21:17 编辑

cypress有很多产品已经有中文datasheet（隆重推出：CY中文datasheet大全 https://bbs.21ic.com/viewthread.php?tid=231186），计划把以前没有发过的近期给大家总结一下，本贴为DDRII SIO

1万 · 2011-4-26 16:53

CY7C1522KV18、CY7C1529KV18、CY7C1523KV18、CY7C1524KV18

最近更新：2011 年 04 月 15 日


版本：*J
72 Mbit DDR II SRAM 2 字突发架构特性 72 Mb 容量（8M x 8、8M x 9、4M x 18、2M x 36） 333 MHz 时钟实现高带宽 2 字突发降低地址总线频率双倍数据速率 (DDR) 接口（数据传输速率 666 MHz），工作频率 333 MHz 两个输入时钟（K 和 K）用于精确 DDR 定时 SRAM 仅使用上升沿两个输入时钟用于输出数据（C 和 C），以将时钟偏移和飞行时间的不匹配降至最低回波时钟（CQ 和 CQ）简化高速系统中的数据采集同步内部自定时写入如需更多信息，请参阅 PDF 文档功能描述 CY7C1522KV18、CY7C1529KV18、CY7C1523KV18 和 CY7C1524KV18 为采用 DDR II SIO（双倍数据传输速率单独 I/O）架构的 1.8V 同步流水线 SRAM。DDR II SIO 包含两个分立的端口：即用于访问内存阵列的读端口和写端口。读端口具有数据输出来支持读操作，写端口则具有数据输入来支持写操作。

1万 · 2011-4-26 16:54

datasheet

中文daytasheet-DDRII SIO

技术领袖奖章

核心会员奖章

坚毅之洋流

缘定三生