FPGA设计流程

[复制链接]
1114|4
手机看帖
扫描二维码
随时随地手机跟帖
vivisa|  楼主 | 2011-4-28 13:19 | 显示全部楼层 |阅读模式
•  I/O单元,用于引入外部管脚的数字信号
•  PLL,用于倍频、分频和移相

专用乘法器,预先设计好的乘法器

•  Memory Block,用于实现各种存储器(RAM,ROM,FIFO)

逻辑阵列,用于实现组合逻辑和触发器


布线通道,用于互连上述各种单元


全局时钟网络,用于传输时钟信号

FPGA设计流程.rar

482.72 KB

相关帖子

vivisa|  楼主 | 2011-4-28 13:19 | 显示全部楼层
这下可以了。:lol

使用特权

评论回复
明天我还来| | 2011-4-28 13:38 | 显示全部楼层
坐个沙发,字够大。

使用特权

评论回复
amini| | 2011-4-28 14:37 | 显示全部楼层
直接拿下。顺便再顶顶。

使用特权

评论回复
coco11| | 2011-4-29 23:02 | 显示全部楼层
下来看看是怎么个流程。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

535

帖子

1

粉丝