发新帖我要提问
返回列表
打印

FPGA设计流程

[复制链接]
1740|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
vivisa|  楼主 | 2011-4-28 13:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA设计, 时钟, 信号, 乘法器, 移相
•  I/O单元，用于引入外部管脚的数字信号
•  PLL，用于倍频、分频和移相
•
专用乘法器，预先设计好的乘法器
•  Memory Block，用于实现各种存储器（RAM，ROM，FIFO）
•
逻辑阵列，用于实现组合逻辑和触发器
•
布线通道，用于互连上述各种单元
•
全局时钟网络，用于传输时钟信号

FPGA设计流程.rar

482.72 KB

使用特权

评论回复 赏

相关下载

相关帖子
沙发
vivisa|  楼主 | 2011-4-28 13:19 | 只看该作者
这下可以了。:lol

使用特权

评论回复 赏
板凳
明天我还来| | 2011-4-28 13:38 | 只看该作者
坐个沙发，字够大。

使用特权

评论回复 赏
地板
amini| | 2011-4-28 14:37 | 只看该作者
直接拿下。顺便再顶顶。

使用特权

评论回复 赏
5楼
coco11| | 2011-4-29 23:02 | 只看该作者
下来看看是怎么个流程。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vivisa

0

主题

535

帖子

1

粉丝