21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA设计流程
返回列表 发新帖我要提问

FPGA设计流程

[复制链接]
2545|4
 楼主| vivisa 发表于 2011-4-28 13:19 | 显示全部楼层 |阅读模式
FPGA设计, 时钟, 信号, 乘法器, 移相
•  I/O单元，用于引入外部管脚的数字信号
•  PLL，用于倍频、分频和移相
•
专用乘法器，预先设计好的乘法器
•  Memory Block，用于实现各种存储器（RAM，ROM，FIFO）
•
逻辑阵列，用于实现组合逻辑和触发器
•
布线通道，用于互连上述各种单元
•
全局时钟网络，用于传输时钟信号

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| vivisa 发表于 2011-4-28 13:19 | 显示全部楼层
这下可以了。:lol
回复

收藏 举报

明天我还来 发表于 2011-4-28 13:38 | 显示全部楼层
坐个沙发，字够大。
回复

收藏 举报

amini 发表于 2011-4-28 14:37 | 显示全部楼层
直接拿下。顺便再顶顶。
回复

收藏 举报

coco11 发表于 2011-4-29 23:02 | 显示全部楼层
下来看看是怎么个流程。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vivisa

0

主题

535

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部