打印

使用ISE设计工具优化FPGA的功耗方案

[复制链接]
1440|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
vivisa|  楼主 | 2011-4-28 14:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
自从Xilinx推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台。今天,功耗日益成为FPGA供应商及其客户关注的问题。降低FPGA功耗是缩减封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。
Xilinx在提供低功耗FPGA解决方案方面一马当先。本文说明如何应用计算器辅助设计(CAD)技术,如Xilinx ISE 9.2软件中采纳的技术,来有效降低功耗。CMOS电路中的功耗由静态(漏电)功耗和动态功耗两部分组成

使用ISE设计工具优化FPGA的功耗方案.rar

570.57 KB

相关帖子

沙发
bnyuli| | 2011-4-28 15:27 | 只看该作者
世界化的消息还是可以从最初的开始找到的

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

535

帖子

1

粉丝