发新帖我要提问
返回列表
打印

如何设计一个最简化的时钟输出控制电路？

[复制链接]
1338|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
icesat|  楼主 | 2011-4-28 16:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
控制电路, 时钟, 输出控制, 晶振, CPU
我的ARM使用的是外部晶振。平时CPU工作时在一个GPIO会输出一个3.3V高电平控制信号，这时候外部晶振应该工作。当休眠时CPU输出一个低电平，这时候外部晶振不工作。而外部晶振使用的是1.8V电压，请问这样的电路最简化怎么设计啊。
最好晶振默认就是工作的，只有等到CPU输出低电平时才停止工作，谢谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

icesat

2

主题

2

帖子

0

粉丝