请教:ATERA CPLD 和FPGA共用JTAG问题

[复制链接]
3117|2
 楼主| como 发表于 2011-4-28 19:23 | 显示全部楼层 |阅读模式
ATERA CPLD和FPGA共用JTAG口是否可行?
能自动识别么?

是否需要接成TDI ---TDO ---TDI ---TDO方式?

还望各位大侠赐教。
Tonylzez 发表于 2011-5-6 16:44 | 显示全部楼层
肯定可行,不过altera的programmer不知是否支持扫描链,我倒是自己写过一个上位机程序来扫描jtag链,读出device id
 楼主| como 发表于 2011-5-17 13:24 | 显示全部楼层
谢谢,该方案可行。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

20

主题

108

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部