发新帖我要提问
返回列表
打印

请教一个FPGA控制AD采集的问题。

[复制链接]
3138|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
swfc_qinmm|  楼主 | 2011-4-29 09:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 控制, AD采集, AC, 时钟
最近在做FPGA控制TLC5540进行AD采集的实验，根据5540的时序图可知，结果AD转换后的数字信号需要在2.5个采集时钟后才会输出。
请教在FPGA中如何处理2.5个采集时钟，可否用一计数器？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tear086| | 2011-4-29 10:36 | 只看该作者
串型的ADC DAC可参考我写的入门博文。
http://www.cnblogs.com/yuphone/category/259789.html
使用计数器或状态机都是比较方便的。

使用特权

评论回复 赏
板凳
swfc_qinmm|  楼主 | 2011-4-29 11:23 | 只看该作者
2# tear086
嗯，我看看。有问题再请教你嘎。
谢谢了！

使用特权

评论回复 赏
地板
fpga_play| | 2011-5-14 10:16 | 只看该作者
串行AD一般SAMPLE_CLK较高，所以用FPGA的高频状态很容易控制。AD的时序也很容易满足无非是多整几个状态。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

swfc_qinmm

2

主题

177

帖子

2

粉丝