21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教一个FPGA控制AD采集的问题。
返回列表 发新帖我要提问

请教一个FPGA控制AD采集的问题。

[复制链接]
3380|3
 楼主| swfc_qinmm 发表于 2011-4-29 09:31 | 显示全部楼层 |阅读模式
FPGA, 控制, AD采集, AC, 时钟
最近在做FPGA控制TLC5540进行AD采集的实验，根据5540的时序图可知，结果AD转换后的数字信号需要在2.5个采集时钟后才会输出。
请教在FPGA中如何处理2.5个采集时钟，可否用一计数器？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
tear086 发表于 2011-4-29 10:36 | 显示全部楼层
串型的ADC DAC可参考我写的入门博文。
http://www.cnblogs.com/yuphone/category/259789.html
使用计数器或状态机都是比较方便的。
回复

收藏 举报

 楼主| swfc_qinmm 发表于 2011-4-29 11:23 | 显示全部楼层
2# tear086
嗯，我看看。有问题再请教你嘎。
谢谢了！
回复

收藏 举报

fpga_play 发表于 2011-5-14 10:16 | 显示全部楼层
串行AD一般SAMPLE_CLK较高，所以用FPGA的高频状态很容易控制。AD的时序也很容易满足无非是多整几个状态。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

swfc_qinmm

2

主题

177

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部