21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA时序收敛设计技巧
返回列表 发新帖我要提问

FPGA时序收敛设计技巧

[复制链接]
2294|3
 楼主| mzhang198 发表于 2011-4-29 18:38 | 显示全部楼层 |阅读模式
FPGA, 时序收敛, COM, XILINX, 赛灵思
这个是原文——其实赛灵思中国通讯上有很多类似的好**，大家不妨到www.xilinx.com/cn上去注册一下，每月都可以收到一本印刷的杂志。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

午后苦丁茶 发表于 2011-4-29 22:00 | 显示全部楼层
支持一下。
回复

收藏 举报

diny 发表于 2011-4-30 22:56 | 显示全部楼层
帮顶了。
回复

收藏 举报

AutoESL 发表于 2011-5-3 09:43 | 显示全部楼层
顶起来
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mzhang198

1

主题

157

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部