FPGA之间并行数据的传输(From smth)

[复制链接]
3279|8
 楼主| AutoESL 发表于 2011-5-4 13:05 | 显示全部楼层 |阅读模式
V4<---->Spartan3<------>V5,V4及V5的通用IO有48根分别与Spartan3相连,现在要实现V4
与V5之间的双向并行(32位)数据传输,大家能给一些建议吗?
或有哪些需要注意的地方?
lelee007 发表于 2011-5-4 15:56 | 显示全部楼层
带宽有无要求?

S3里边做俩FIFO
lelee007 发表于 2011-5-4 15:57 | 显示全部楼层
带宽要求高的话可以考虑rapidI/O,哥们最近正研究着,米有免费的IP,很头疼,自己折腾估计要花费很长时间:Q
 楼主| AutoESL 发表于 2011-5-4 22:39 | 显示全部楼层
没有研究过,只是从水木上转过来供大家讨论
TOTO无烦忧 发表于 2011-5-13 22:35 | 显示全部楼层
带宽要求高的话可以考虑rapidI/O,哥们最近正研究着,米有免费的IP,很头疼,自己折腾估计要花费很长时间:Q
lelee007 发表于 2011-5-4 15:57

表误导表误导,Rapid IO要用GTP的,Spartan3没有的。
TOTO无烦忧 发表于 2011-5-13 22:39 | 显示全部楼层
带宽有无要求?

S3里边做俩FIFO
lelee007 发表于 2011-5-4 15:56

同意。FIFO最好解决问题。

带宽要求不高的话,直接用系统同步模式就好了。
如果带宽要求高导致Timing问题(主要是系统同步带来的Offset time),就可以在IO上稍微动动脑经,比如用DDR,用源同步等等。

如果觉得我把问题说复杂了,你就用FIFO怎么连得通先连上就好。速度慢慢再说。
21IC之星 发表于 2011-5-26 13:59 | 显示全部楼层
学习了
diny 发表于 2011-5-27 23:52 | 显示全部楼层
得研究研究了。
hjjnet 发表于 2011-5-28 19:14 | 显示全部楼层
LVDS差分就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部