Verilog程序的有些地方不懂？

只看该作者 · 2011-5-4 22:30

module vote (pass,vote);
input [6:0]vote;
output pass;
reg pass;
reg [7:0]sum;
integer i;
always @(vote)
begin
sum=0;
for (i=0;i<=7;i=i+1）
if(vote[i]) sum=sum+1;
if(sum[2]) pass=1;
else pass=0;
end
endmodule
这个模块中的
if(vote[i]) sum=sum+1;
if(sum[2]) pass=1;看不明白，不知道讲的是什么意思？我在书上看的是七人投票器，

只看该作者 · 2011-5-4 23:22

这是菜鸟写的代码，鉴定完毕。
for仅用于复制电路。
for (i=0;i<=7;i=i+1）
if(vote[i]) sum=sum+1;
将会复制8个加法器。

只看该作者 · 2011-5-5 11:00

vote是一个7位寄存器，每一位代表一个投票结果，分别用vote[0],vote[1],...,vote[7]来表示，if(vote[i]) sum=sum+1;的意思是当vote[i]的投票结果非0(或者是1)的时候，sum的结果就加上1，也就相当于记上一票，if(sum[2]) pass=1;的意思是。如果最终sum这个寄存器的第3位结果为1的话，即sum的值大于等于8`b00000100(十进制4)的话，pass这个结果为1~~

只看该作者 · 2011-5-6 11:20

3楼解析很好，但是vote[7]是不会存在的。。。

只看该作者 · 2011-5-11 17:26

if(vote[i]) sum=sum+1;

当vote[i]中有一位为1.
sum加1

Verilog程序的有些地方不懂？

相关下载

相关帖子

经常做客

技术新星奖章