发新帖我要提问
返回列表
打印

关于fpga仿真图的疑问

[复制链接]
1175|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
XLDZZ|  楼主 | 2011-5-9 17:19 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 仿真, 时钟
我定义了一个23位宽的reg

每个时钟周期自加一，可是看到仿真图 到【0】【0】【31】出现【0】【0】【】
【0】【0】！ 【0】【0】“不知道什么意思 在后来又好了

未命名.JPG (32.79 KB )

未命名.JPG

使用特权

评论回复 赏

相关下载

相关帖子
沙发
XLDZZ|  楼主 | 2011-5-9 23:11 | 只看该作者
在那改啊

使用特权

评论回复 赏
板凳
tear086| | 2011-5-10 00:18 | 只看该作者
右键找一下，貌似现在是Ascii码形式。可以选择十进制或十六进制等查看。

使用特权

评论回复 赏
地板
XLDZZ|  楼主 | 2011-5-12 11:53 | 只看该作者
本帖最后由 XLDZZ 于 2011-5-12 11:55 编辑

是我搞错了

未命名.JPG (57.76 KB )

未命名.JPG

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

XLDZZ

64

主题

182

帖子

0

粉丝