21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 问题请教 CPLD输出固定脉冲
返回列表 发新帖我要提问

问题请教 CPLD输出固定脉冲

[复制链接]
2718|3
 楼主| galton1982 发表于 2011-5-13 14:30 | 显示全部楼层 |阅读模式
CPLD, PLD, 脉冲
遇到一个问题，不知道哪位有好一点的办法

就是给CPLD一个REG里面写一个数 让CPLD某脚输出这么多个脉冲

但是只输出一次

REG应该在何时清零

每次都是写入一个数之后  就输出相应脉冲

这个该怎么操作呢
回复

收藏 举报

相关帖子
 楼主| galton1982 发表于 2011-5-13 14:33 | 显示全部楼层
CPLD是用数据地址线与MCU连接的   目前想到的是 设计一个使能位  记满200后关掉使能 然后通过下一次的WR来清除REG 及使能复位
回复

收藏 举报

charrijon 发表于 2011-5-13 18:53 | 显示全部楼层
不知道你要输出什么脉冲，没办法回答你
回复

收藏 举报

XLDZZ 发表于 2011-5-14 09:03 | 显示全部楼层
这个办法多了 就是条件啊

用状态机也可以写的

写verilog不能和c的思路相同 要分开写
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

galton1982

14

主题

174

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部