发新帖我要提问
返回列表
打印

fpga 程序执行结果

[复制链接]
2009|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
book99|  楼主 | 2011-5-13 17:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, edge, POS, Wire, se
wire A;
  reg B;
  reg C;
  reg D;
always @ (posedge SYSCLK)
begin
C=B;
D<=C;
B=A;
end
上面程序的执行过程是什么样的呀

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xixihaha121| | 2011-9-23 10:01 | 只看该作者
A的原始数据给B，B的原始数据给C，C的原始数据给D？

使用特权

评论回复 赏
板凳
请叫我英雄| | 2011-10-9 22:49 | 只看该作者
用的阻塞赋值 但是在顺序块中有安排顺序 D<=C;在C=B;之后 而且D<=C;是非阻塞赋值 会先计算完C的值 所以按这个顺序就变成  实际将B的值同时赋给C和D 将A的值赋给B  不知道说的对不对  我也不会加图

使用特权

评论回复 赏
地板
永恒志谦| | 2011-10-19 08:10 | 只看该作者
posedge clk 后B的原始数据赋给C，C的数据给D，A的数据给B，但由于D<=C是非阻塞赋值，计算完C的值后，等该块语句结束之后，D的值才会变成C

使用特权

评论回复 赏
5楼
lwq030736| | 2011-10-20 19:22 | 只看该作者
打开RTL视图，一目了然

使用特权

评论回复 赏
6楼
weshiluwei6| | 2011-10-29 13:49 | 只看该作者
楼上聪明

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

book99

13

主题

185

帖子

4

粉丝