21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA菜鸟请教兄弟们，实现HC165的编程？
返回列表 发新帖我要提问

FPGA菜鸟请教兄弟们，实现HC165的编程？

[复制链接]
2093|0
 楼主| Wxy8030 发表于 2011-5-19 15:30 | 显示全部楼层 |阅读模式
FPGA, 编程, HC, npu, 电平
HC165中，当LD电平为低时，内部移位寄存器（自定义的）等于输入，LD为高时不变，这个功能如何用 VerilogHDL 语句实现？
注：LD低电平而不是上升或下降沿！

我按如下方法实现，结果编译报错：
input [7:0] in_8 ;
input ld ;
reg     [7:0] in_buf ;
assign in_buf = ld ? in_buf : in_8 ;
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Wxy8030

156

主题

2264

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部