发新帖我要提问
返回列表
打印

Phase Detector 问题

[复制链接]
1843|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
钻研的鱼|  楼主 | 2011-5-20 08:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
detector, Phase, IO, ck, ui
读ug381 Spartan-6 FPGA SelectIO Resources User Guide文档，里面有一节讲phase Detector，疑问：
主要是通过master和slave，测量数据和IO clock的相位关系？一般可应用在哪些方面？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
AutoESL| | 2011-5-20 09:28 | 只看该作者
帮顶

使用特权

评论回复 赏
板凳
SuperX-man| | 2011-5-21 09:42 | 只看该作者
这个..个人觉得对于做芯片底层的人.可能会有帮助.

使用特权

评论回复 赏
地板
钻研的鱼|  楼主 | 2011-5-24 08:11 | 只看该作者
如果要做ddr的设计，是需要了解这些底层的，虽然spartan6 集成了硬核的MCB。
另外，很多高速的ddr，不应定是针对ddr内存的设计，需要深入的了解这些物理接口，保证满足时序要求

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

钻研的鱼

64

主题

967

帖子

4

粉丝