21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Phase Detector 问题
返回列表 发新帖我要提问

Phase Detector 问题

[复制链接]
2499|3
 楼主| 钻研的鱼 发表于 2011-5-20 08:39 | 显示全部楼层 |阅读模式
detector, Phase, IO, ck, ui
读ug381 Spartan-6 FPGA SelectIO Resources User Guide文档，里面有一节讲phase Detector，疑问：
主要是通过master和slave，测量数据和IO clock的相位关系？一般可应用在哪些方面？
回复

收藏 举报

相关帖子
AutoESL 发表于 2011-5-20 09:28 | 显示全部楼层
帮顶
回复

收藏 举报

SuperX-man 发表于 2011-5-21 09:42 | 显示全部楼层
这个..个人觉得对于做芯片底层的人.可能会有帮助.
回复

收藏 举报

 楼主| 钻研的鱼 发表于 2011-5-24 08:11 | 显示全部楼层
如果要做ddr的设计，是需要了解这些底层的，虽然spartan6 集成了硬核的MCB。
另外，很多高速的ddr，不应定是针对ddr内存的设计，需要深入的了解这些物理接口，保证满足时序要求
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

钻研的鱼

64

主题

967

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部