发新帖我要提问
返回列表
打印
[matlab]

xilinx offset in 问题（zz）

[复制链接]
2826|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-5-23 22:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, OFFSET, TI, Timing, COM
现在对xilinx器件的一组双向IO，做offset in和offset out约束。offset out约束可以正常加上，但offset in约束加不上，给出以下
Timing:3225 - Timing constraint COMP "MEM_D[7]" OFFSET = IN 32 ns VALID 32 ns BEFORE COMP "clk_i"

我查了一下，源头是寄存器输出

使用特权

评论回复 赏

相关下载

相关帖子
沙发
钻研的鱼| | 2011-5-24 08:15 | 只看该作者
我的记得好像spartan3e 中ddr有约束好像有双向，找找看

使用特权

评论回复 赏
板凳
cbas| | 2011-5-24 14:00 | 只看该作者
是嘛 楼主

使用特权

评论回复 赏
地板
foreverly| | 2011-6-26 21:26 | 只看该作者
没太明白。:o

使用特权

评论回复 赏
5楼
年轻不再| | 2011-6-26 22:53 | 只看该作者
:$

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2011-6-27 03:15 | 只看该作者
是不是数值上设置的有问题呢？
能不能把器件和具体的时间数值等等都给说说

使用特权

评论回复 赏
7楼
jioa| | 2011-6-27 10:11 | 只看该作者
我想了解下时间数值

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝