Blackfin处理器在硬件设计上的注意事项小结
通过对Blackfin处理器的学习和理解，现对该处理器在硬件设计上的注意事项作一下小结，以作参考。
1. 5V兼容性：加到信号上的非标称的5伏电压，可能会损坏器件并引起故障，Blackfin处理器的输出端不得连接到要求5V电压器件的输入端，大多数Blackfin处理器的信号引脚不兼容5V电压，但也有例外，如某些双线接口信号(TWI)。如果需要，则处理器的其他信号引脚都需要使用电平转换器，使其电压小于等于处理器数据手册中规定的绝对最大值。对于CAN发送接收器和ATAPI接口，通常都需要使用电平转换器。为了防止高电压，仅用限流电阻不能提供足够的保护。
2. 信号完整性：在间歇通信故障內信号快速上升与下降时间是产生信号完整性问题的首要原因。对不同的信号Blackfin处理器有不同的边沿速率。同样地，某些信号对噪声和信号反射更加敏感，因此，仅用简单的信号完整性分析方法防止传输线反射，将引入附加的时钟和同步信号。对于以下信号，短的布线长度和串接终端匹配是非常关键的：
1). CLKIN信号需要在驱动端使用串接一个单独的阻抗匹配电阻；
2). SPORT 串行口接口信号(TCLK，RCLK，RFS，和TFS)需要使用终端匹配；
3). PPI信号，如PPI_CLK和同步信号，也将受益于这些标准的信号完整性技术;
4). SDRAM时钟、控制、地址和数据信号也将受益于这些降低电磁干扰(EMI)的串接终端匹配.
3. /RESET 驱动:大部分Blackfin处理器的输入信号没有滞后现象，因此，需要单调上升或者下降的输入信号。由于R/C时延电路对噪声比较敏感，因此/RESET信号也不应直接与R/C时延电路相连，而/RESET信号应该通过专用的复位监控芯片提供.
4. 旁路电容: 当处理器工作在更高速度时，内部电源供应引脚加合适的旁路电容将十分关键。高频工作时，电容中讨厌的寄生电感和布线会降低旁路电容的有效性。当处理器运行速度高于100MHz时，采取以下两项措施十分必要。第一，电容必须在物理尺寸上很小，且其引线应很短以减少电感量。大小为0402封装的表贴电容将比尺寸大的电容有更好的效果；第二，较小的电容值将提高LC电路的谐振频率。对于VDDINT电源滤波，虽然0.1uF的电容在50MHz以下工作效果好，但在500MHz范围，更适合使用0.1，0.01，0.001uF，甚至是100pF电容的组合进行滤波。
5. GPIO 口信号用于输入或者输出: 在上电复位时，所有通用信号都是输入信号。但在加载过程中，部分信号可能变为输出信号，这取决于选择的加载模式，如HWAIT，该信号在所有加载模式中都是输出信号。当外部器件驱动输出信号时，该信号不能用作输入信号。如果在引导加载阶段，HWAIT的电平很关键，该信号也不能用于输出。在复位后，GPIO信号要用作输出信号，需要使用上拉或者下拉电阻确定其状态。这里主要考虑输出信号，包括器件使能信号(如NAND闪存)和通信握手信号，比如 HWAIT，UARTxTX，UARTxRTS，CANxTX，选择从输入输出的SPI，串行TWI，以及所有的片选信号。一些通用输出可以在5V状态使用，比如SDA和SCL在所有工作模式中都是漏极开路的，这些引脚在数据手册中列出了，且用作通用输出时需要上拉。但这些信号引脚的容性会限制信号的输出速度。
6. 晶体输入: 除了供给处理器的内核时钟CCLK和外设时钟SCLK外，Blackfin处理器还有其他的局部时钟域，如实时时钟，以太网，USB和MXVR。与CLKIN和XTAL类似，这些时钟域也可以用晶体或者外部时钟驱动输入。外部时钟可以是方波或者正弦波，如果使用正弦波，则电压电平必须维持在数据手册限制的最小值和最大值之间。某些外设XTAL引脚也可以用处理器的CLKBUF输出信号驱动。如果使用外部时钟，而不是晶体，则相应的XTAL输出信号必须悬空；如果使用晶体，则应查阅数据手册和晶体特性，并使用推荐的串接或者并接电阻。小的晶体不要使之负载过重，这一点也十分重要。如果应用中没有用到时钟域，则应当将时钟输入信号上拉或下拉，防止振荡.
[
|
楼主
标题置顶
标题高亮
