21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › testbench的设置问题
返回列表 发新帖我要提问

[verilog] testbench的设置问题

[复制链接]
1476|4
 楼主| wyp1998911 发表于 2017-11-4 17:27 | 显示全部楼层 |阅读模式
testbench, Input, 端口, npu
端口定义是32位的输入，我在设置testbench的时候，测试激励输入为8位16进制，导致读入的数据和预期不一致，这样是不可以吗？还是我哪里设置的不对
input 【31:0】in

测试的时候写 in =8‘h12345678
回复

收藏 举报

相关帖子
玄德 发表于 2017-11-6 11:07 | 显示全部楼层

8是指二进制数的宽度，
而12345678是64位，估计编译通不过。

正确写法：  in = 32‘h1234



回复

收藏 举报

finastic 发表于 2017-11-12 17:26 | 显示全部楼层
in = 32‘h12345678
回复

收藏 举报

阳光下的泡馍 发表于 2017-11-22 09:30 | 显示全部楼层
8位是指数据（二进制）的宽度
回复

收藏 举报

littbi 发表于 2017-12-10 21:53 | 显示全部楼层
本帖最后由 littbi 于 2017-12-10 22:03 编辑

将8改为32即可
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wyp1998911

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部