打印

赛灵思FPGA差分信号

[复制链接]
935|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xiaoyu@123|  楼主 | 2017-11-18 22:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
赛灵思的FPGA对于差分信号怎么进行定义啊,有什么特殊的约束吗?对差分信号进行管脚分配具体操作是怎样的啊,是所有的差分对都可以选用吗?
诚邀回复,谢谢

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

2

帖子

0

粉丝