基于FPGA的可重构系统结构分析
由于可重构系统的研究历史很短,目前尚未形成标准的结构形式,在此仅根据已有的应用做初步分析。
按重构的粒度和方式,可重构系统可以粗略地分为两种。一种是粗粒度重构单元的模块级重构,即重构时改变某一个或若干个子模块的结构。此时不仅电路逻辑改变,连线资源也重新分配。重构所需的电路输出配置信息事先由编译软件生成。通常重构时系统需要暂停工作,待重构完成后再继续。这种重构系统设计简单,但灵活性不足,且有时不能完全发挥出硬件运算的效率。较适合应用于嵌入式系统中。
另一种细粒度的重构单元的元件级重构,即重构时仅改变若干元件的逻辑功能。通常情况下重构时连线资源的分配状况不作修改,重构所需的电路配置信息在系统运行过程中动态产生。重构时系统可以边重构边工作。这种重构系统设计复杂,但灵活性大,能充分发挥出硬件运算的效率,较适合高速数字滤波器、演化计算、定制计算等方面的应用。
从现有的可重构系统组织结构看,可以根据应用类型加以区分,在中低端应用中,主要采用通用微处理器MPU(MCU/DSP)+FPGA形式;在高端应用中,主要采用处理器集成型,即将处理器、存储器、I/O口、LVDS、CDR等系统设计需要的资源集成到一个FPGA芯片上,构建成一个可编程的片上系统SoPC(System on Programmable Chip)
|