急！急！关于FPGA通过SRIO发给DSP的问题

发表于 2017-11-26 01:55

自己设计的原理图，2片DSP6678，分别是DSP-A和DSP-B；通过CPS1848（RAPID IO SWITCH)连接，每个DSP 4路SRIO LANE都连上了(初步跑在X4模

式)，，FPGA控制DSP和CPS上电、复位。FPGA也和CPS1848连接了。目前速率是1.25G/S，X4模式

软件例程是官网提供的.：目录是\K1_STK_v1.1\K1_STK_v1.1\SRIO 程序是SRIO_Test.c 和 SRIO_2DSP_Test.c

现测试FPGA和DSP之间的通信。通过修改例程，DSP给FPGA发送NWRITE已经成功。

现在问题是，FPGA给DSP发送SRIO数据包，FPGA能显示端口配置正确，

1、FPGA往DSP的DDR3存储空间发送数据后，在DSP的内存0X80000000里面没有任何数据？FPGA显示端口链接正常

2、DSP也是通过CPS发过去的，FPGA通过CPS就不行吗？

3、FPGA是用的IP核，自己组数据包，在组包的过程中，SRIO有没有数据大小端的要求？

4、还有，操作的DSP内存地址有没有问题，能不能往这个地址写？不知道往哪里分析了。。。。

多谢，非常着急，多谢了。

发表于 2017-11-26 21:02

问了一下朋友他说FPGA端应该有相关状态指示是否发送成功

发表于 2017-11-27 09:15

谢谢你

发表于 2017-11-27 09:16

地址没问题吧？dsp只做好初始化

发表于 2017-11-27 09:17

id设置，，fpga往dsp的ddr3空间写数也没问题吧

发表于 2017-11-29 20:38

怎么不使用emif接口

发表于 2017-11-29 20:38

发表于 2017-11-29 20:39

这个单步调试有问题吗

发表于 2017-11-29 20:40

发表于 2017-11-29 20:44

以前用过emif，读写FPGA。

发表于 2017-11-29 20:44

ti\pdk_C6678_1_1_2_5\packages\ti\transport\ipc\examples\srioIpcBenchmark\device_srio.c

发表于 2017-11-29 20:44

TI好像有这个的代码可以参考。

发表于 2017-11-30 14:31

发送成功的话，一般都会有个标志的，具体需要看数据手册。