|
自己设计的原理图，2片DSP6678，分别是DSP-A和DSP-B；通过CPS1848（RAPID IO SWITCH)连接，每个DSP 4路SRIO LANE都连上了(初步跑在X4模 式)，，FPGA控制DSP和CPS上电、复位。FPGA也和CPS1848连接了。 目前速率是1.25G/S，X4模式 软件例程是官网提供的.：目录是\K1_STK_v1.1\K1_STK_v1.1\SRIO 程序是SRIO_Test.c 和 SRIO_2DSP_Test.c 现测试FPGA和DSP之间的通信。通过修改例程，DSP给FPGA发送NWRITE已经成功。
现在问题是，FPGA给DSP发送SRIO数据包，FPGA能显示端口配置正确， 1、FPGA往DSP的DDR3存储空间发送数据后，在DSP的内存0X80000000里面没有任何数据？FPGA显示端口链接正常
2、DSP也是通过CPS发过去的，FPGA通过CPS就不行吗？ 3、FPGA是用的IP核，自己组数据包，在组包的过程中，SRIO有没有数据大小端的要求？ 4、还有，操作的DSP内存地址有没有问题，能不能往这个地址写？不知道往哪里分析了。。。。 多谢，非常着急，多谢了。
| 
楼主
标题置顶
标题高亮
