本帖最后由 GoldSunMonkey 于 2011-5-31 22:13 编辑
有朋友可能问我说：如何是设置延时：
输入延迟的设置只能在Image配置的时候建立，在设备工作期间无法改变。
我想有两种方法可以改变输入延迟的设置：
1. 通过延迟原语在代码中设置；
2. 通过FPGA editor在P&R完成后在ngc文件中修改。
存储单元
存储单元可以配置为D触发器，就是我们常说的FF，Xilinx称之为FD；
也可以配置为锁存器，Xilinx称之为LD。
输出和三态通路各有一对寄存器外加一个MUX。
利用这种2+1的组合可以产生DDR操作，Xilinx称之为ODDR2。
每个存储单元都有6个接口信号：
时钟+时钟时能，数据输入+输出，置位复位+翻转输入
除了这些信号，存储单元还有一些属性设置：
- FF/Latch可以用来配置存储单元的类型；
- Sync/Async 配置置位复位的方式；
- SRHIGH/SRLOW 配置是置位(1)还是复位(0)；
INIT1/INIT0 配置置位复位的初始值，一般置位(1)复位(0)；
顺便说下：
IOB支持的I/O标准
IOB能够支持多种I/O标准，包括：
l LVTTL, LVCMOS (3.3V, 2.5V, 1.8V, and 1.5V)
l PCI-X compatible (133 MHz and 66 MHz) at 3.3V
l PCI compliant (66 MHz and 33 MHz) at 3.3V
l CardBus compliant (33 MHz) at 3.3V
l GTL and GTLP
l HSTL (Class I, II, III, and IV)
l SSTL (3.3V and 2.5V, Class I and II)
l AGP-2X
IOB还能够支持差分信号I/O标准：
l LVDS
l BLVDS (Bus LVDS)
l ULVDS
l LDT
l LVPECL
如图表3所示，在FPGA中，所有的IOB分成8组（Bank），每一边有两组。
|
楼主
