DDR上拉电阻设计

发表于 2017-12-13 20:34

各位好：
最近对DDR3设计感兴趣，想请教一下关于DDR3上拉电阻的问题，有无添加的必要？从信号完整性的角度看通常情况下是加了的，想问一下应该怎么计算出这个上拉电阻？有无什么标准？

发表于 2018-1-20 22:13

flyby 挂2片颗粒没必要加上拉匹配，挂4片颗粒加

发表于 2018-1-21 13:34

现在DDR3内置ODT，不用加

发表于 2018-1-22 17:17

lifevast01 发表于 2018-1-21 13:34
现在DDR3内置ODT，不用加

ODT 不是下拉匹配吗？

发表于 2018-1-27 19:56

lifevast01 发表于 2018-1-21 13:34
现在DDR3内置ODT，不用加

不是吧 ODT只是针对DQ,DQSU,DQSL,DMU,DML等，对于控制信号和地址里面是不具有ODT的把！

[技术讨论] DDR上拉电阻设计