打印
[matlab]

寄存过的地址被XST吸收到BRAM里面之后会对timing有影响吗?

[复制链接]
1750|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-6-1 14:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 AutoESL 于 2011-10-3 09:11 编辑

ISE的.syr报告中有如下message:

Synthesizing (advanced) Unit<SaberProcessFrame_YUV_Div_10bROM_y_rom>.
INFO:Xst:3044 - The ROM <Mrom_q0>will be implemented as a read-only BLOCK RAM, absorbing the register: <r_addr0>.
INFO:Xst:3225 - The RAM <Mrom_q0>will be implemented as BLOCK RAM


这是不是代表r_addr0被吸收到block ram中了?
那就是说它的位置就跟着block ram一起固定了,会不会对绕线产生不好的影响,从而导致比较差的timing呢?
比如时序无法收敛。

相关帖子

沙发
atua| | 2011-6-1 16:55 | 只看该作者
block ram支持register输出,所以就直接用这个register了,不再浪费LE中的register,这样做在节省逻辑资源的同时只会使时序余量变得更好,节省布线资源

使用特权

评论回复
板凳
SuperX-man| | 2011-6-2 15:08 | 只看该作者
如果楼主想进一步了解的话,可以用FPGA Edit看一下

使用特权

评论回复
地板
AutoESL|  楼主 | 2011-6-2 15:15 | 只看该作者
其实我这这么想的:
比如从BRAM里读数据出来然后给DSP48E运算。
BRAM和DSP的位置都是固定的,也就是说他们之间的绕线有个最小值,比如1ns
如果从BRAM读数据然后寄存一拍,再给DSP48E运算,这时如果寄存器在BRAM里面的话,那读数据到可运算还是1ns,那如果寄存器不在bram里面,是不是就可以从bram先到寄存器,再从寄存器到DSP,这样最好情况的话可以做到0.5ns的绕线延迟。

可以这样理解吗?
还请各位大牛帮忙解释。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝