发新帖我要提问
12下一页
返回列表
打印

DDR2 DDR3 在PCB布板对走线有哪些要求

[复制链接]
7667|22
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
track124554170|  楼主 | 2011-6-2 14:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
DDR3, PCB布板, 阻抗, 阻抗匹配
印像中一直记得DDR走线有要求要等长
但是不记得为什么，是因为要保待时延一致，还是也跟阻抗匹配有关联
最近多看了一些板子，DDR走线长度都差异很大，就不太明白了，DDR在布板方面具体是有哪些要求，很诚恳地请教，谢谢了

111.jpg (126.19 KB )

这个DDR布板就是等长的

这个DDR布板就是等长的

222.jpg (186.09 KB )

而这个走的都没有弧形线，线长差异很大

而这个走的都没有弧形线，线长差异很大

使用特权

评论回复 赏

相关下载

相关帖子
沙发
track124554170|  楼主 | 2011-6-2 15:20 | 只看该作者
自已顶呀，请多多指教 ！

使用特权

评论回复 赏
板凳
track124554170|  楼主 | 2011-6-3 08:43 | 只看该作者
有人吗？有人吗？

使用特权

评论回复 赏
地板
ghost1325| | 2011-6-3 08:54 | 只看该作者
等长只是为了调整时延一致
等长和阻抗匹配没有关系

DDR信号比较高速，高速最根本的表现是上升沿（或下降沿）陡峭，虽然高速和频率没有直接的关系，但频率越高，留给每个高低电平保持的时间就越短，也就意味着沿必须越陡才能有效维持状态时间

如此短的状态维持时间，时延不一致到一定程度就易引发时序问题 A电平快消失了，与之相关联动作的B电平还没到达，这样就乱套了

使用特权

评论回复 赏
5楼
burton51973198| | 2011-6-3 10:50 | 只看该作者
等长主要是为了延时
通过仿真可以知道长度对阻抗的影响不大，阻抗的主要影响是线宽，所在信号层到地层距离，铜箔厚度等

使用特权

评论回复 赏
6楼
track124554170|  楼主 | 2011-6-3 11:12 | 只看该作者
谢谢，楼上，还有就是第二个图DDR线长差异很大，不要求时延一致了？

使用特权

评论回复 赏
7楼
ghost1325| | 2011-6-3 11:27 | 只看该作者
并不要求所有线都等长   时序相关的一组等长就行

使用特权

评论回复 赏
8楼
burton51973198| | 2011-6-3 11:28 | 只看该作者
图片看的不是很清楚·一般ddr布线的时候，都会考虑时延的，要有一定的保持时间，走线长度尽量短，可以以时钟线作为参考线。如果是allegro画的，可以做一下后仿真，看信号延时是否满足要求。

使用特权

评论回复 赏
9楼
track124554170|  楼主 | 2011-6-3 13:22 | 只看该作者
上面两个图是我最近看到的两个板子，第一个图，DDR3所有线长全是46mil,第二个DDR3线长相差几十甚致上百mil

使用特权

评论回复 赏
10楼
burton51973198| | 2011-6-3 14:04 | 只看该作者
那你看第二个里面都是哪些线差了上百mil的？ 通常是数据线和时钟线等长，控制线和地址线等长~而且不要比时钟线短~ 公差有一定范围的  在网上有很多这方面的资料你可以查查看~~

使用特权

评论回复 赏
11楼
track124554170|  楼主 | 2011-6-3 14:47 | 只看该作者
可是图二中16条数据线间也不等长，最大差4mm

使用特权

评论回复 赏
12楼
fliger| | 2011-6-3 14:50 | 只看该作者
最好能控制在 1-1.5MM内，   计算好信号的阻抗 。

使用特权

评论回复 赏
13楼
track124554170|  楼主 | 2011-6-3 14:58 | 只看该作者
图二的这块板子DDR部分根本就是使主IC与DDR的线长尽量短，而没有考虑线与线之间要不要控制等长

使用特权

评论回复 赏
14楼
track124554170|  楼主 | 2011-6-3 15:38 | 只看该作者
详细的线长

R8AL@`I`IZ[89F7F)4`6~NN.jpg (74.59 KB )

R8AL@`I`IZ[89F7F)4`6~NN.jpg

使用特权

评论回复 赏
15楼
yan2005| | 2011-6-3 16:04 | 只看该作者
不等长也很有可能是没问题的。但是总归是不太好的。

我们有块板子就是给搞了不等长的，结果有些板子运行起来了没问题，但是有几块老是运行了半天挂掉。猜有可能是这方面的原因。

使用特权

评论回复 赏
16楼
burton51973198| | 2011-6-3 17:01 | 只看该作者
最好做线长约束~尤其是跑高速~~不然调不通就痛苦了~~~~~前段时间刚画了个带ddr2的板子 大概跑到200m，做了等长和阻抗匹配，用仿真看了200m下还行。 目前还没开始调 后面调了再和大家分享下~~

使用特权

评论回复 赏
17楼
hllyh| | 2011-6-3 17:14 | 只看该作者
最好是等长，如果时钟频率不超过200M，线长差几mm，应该没有问题。

使用特权

评论回复 赏
18楼
tushuguan| | 2011-6-3 17:25 | 只看该作者
新手学习学习:victory:

使用特权

评论回复 赏
19楼
baimandong01| | 2011-6-18 23:41 | 只看该作者
学习了。。。

使用特权

评论回复 赏
20楼
IPCAM| | 2011-10-13 14:33 | 只看该作者
第一次要布DDR了，学习学习！

使用特权

评论回复 赏
下一页 »
12下一页
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

track124554170

0

主题

26

帖子

1

粉丝