发新帖我要提问
返回列表
打印
[FPGA]

DDR3初始化配置后内部存储单元的值是什么？

[复制链接]
1215|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
RGGBer|  楼主 | 2017-12-28 00:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
存储单元, DDR3, 控制器, 控制, ip
用xilinx A7的FPGA，vivado里创建DDR3控制器IP core。想知道在控制器对DDR3芯片完成初始化配置后，DDR3内存储单元的值是什么。或是不确定的随机值？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ab8780000| | 2017-12-28 16:28 | 只看该作者
全FFFFF

使用特权

评论回复 赏
板凳
xcvista| | 2017-12-30 14:08 | 只看该作者
我所见过最妥当的做法是当作随机值处理。（SRAM 一定是随机的，DRAM 取决于上次下电时间和环境温度）

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

RGGBer

30

主题

99

帖子

2

粉丝